Содержание
ASML, TSMC и imec вывели 2D-транзисторы на 300-мм пластины с 50 нм contacted poly pitch. Для лабораторной технологии это важный переход: речь уже не о красивом образце под микроскопом, а о маршруте, похожем на будущую фабрику.
Разработку представляют на 2026 IEEE/JSAP Symposium on VLSI Technology and Circuits на неделе 15 июня 2026 года. Команды показали nFET с каналом из MoS2 и pFET на базе WS2 или WSe2. Оба типа транзисторов разместили на одной 300-мм пластине по CMOS-подобной схеме.
2D-канал вместо кремния дошел до 300-мм процесса
Главная новость здесь в масштабе: imec, ASML и TSMC показали не отдельный тестовый транзистор, а совместимый с производством маршрут для 300-мм пластин. Для индустрии это базовый формат современных фабрик, где важны повторяемость, литография и контроль дефектов.
2D TMD-материалы — это дихалькогениды переходных металлов. В этой работе фигурируют MoS2, WS2 и WSe2. Их ценят за атомарно тонкий проводящий канал. Такой канал проще контролировать электростатически, когда длина затвора и самого канала сильно уменьшается.
У кремния на таких масштабах растет набор старых проблем. Канал сложнее запирать, утечки становятся больнее, а контактные сопротивления съедают выигрыш. 2D-материалы давно выглядят хорошим кандидатом для следующих узлов логики, но лабораторные рекорды плохо переносились на 300-мм производство.
- 50 нм CPP: впервые для масштабированных nFET и pFET на TMD-материалах.
- Низкий Ioff: оба типа транзисторов закрываются при Vg = 0 В.
- 94% рабочих устройств: транзисторы прошли критерий Imax/Imin > 105.
CPP — contacted poly pitch — зависит не только от длины затвора. В него входит и длина области контактов source/drain. Поэтому 50 нм важнее, чем просто красивая цифра длины канала.
EUV помогла сжать шаг без потери характеристик
ASML внесла в проект свою сильную сторону — EUV-литографию с одним паттернированием. По словам imec, именно она помогла удержать 50 нм CPP без просадки характеристик у nFET и pFET.
Etienne De Poortere, директор Technology Development Center Europe в ASML, прямо связывает результат с разрешением EUV: «Благодаря намного более высокой четкости EUV-литографии мы смогли создать TMD-транзисторы с длиной канала до 28 нм и с шагом, совместимым с самыми передовыми транзисторными узлами».
Это важная оговорка для тех, кто следит за техпроцессами не по рекламным названиям. Ранние 2D-устройства на 300-мм процессах часто получались крупными. Их делали более старыми литографическими методами, а значит сравнение с передовыми узлами было условным.
Gouri Sankar Kar, вице-президент imec по R&D в compute and memory device technologies, объяснил узкое место так: TMD-транзисторы обычно хорошо оптимизируют под короткий канал, но им оставляют большую контактную область. Это снижает контактное сопротивление, зато мешает дальнейшему уменьшению.
В новой схеме использовали «обратный» TFT-процесс. Транзисторы получили нижние контакты и перекрывающий осажденный затвор. Канальный TMD-материал перенесли на заранее сформированные траншеи, заполненные вольфрамом. Эти траншеи работают как контакты.
Почему TSMC участвует в этой истории
Для TSMC такой проект не означает быстрый релиз нового техпроцесса для потребительских CPU. Но участие крупнейшего контрактного производителя показывает, что индустрия проверяет 2D-материалы на совместимость с реальными фабричными ограничениями.
Dr. Min Cao, вице-президент и CTO TSMC, описал цель сотрудничества как снижение рисков при переходе «из лаборатории на фабрику». По его словам, фокус идет на том, чтобы перспективные материалы канала можно было быстрее и эффективнее встроить в передовое производство.
Практические направления тоже уже названы. imec говорит об ультрамасштабированной логике, back-end-of-line и применениях на обратной стороне пластины. Для читателя это не про видеокарту следующей зимы. Это про фундамент будущих CPU, GPU и специализированных ускорителей.
Сильнее всего в данных выглядит pFET с каналом WSe2. imec утверждает, что такие устройства работают близко к лучшим лабораторным образцам. Для TMD-транзисторов pFET долго оставался болезненной частью пары, потому что nFET обычно давались проще.
Процесс не привязан только к MoS2, WS2 и WSe2. По заявлению imec, маршрут можно применить и к другим 2D-канальным материалам. Подробности проекта опубликованы в пресс-релизе imec; презентация проходит на IEEE/JSAP Symposium on VLSI Technology and Circuits 2026 на неделе 15 июня.
