Содержание
Intel вместе с SoftBank и дочерней компанией SAIMEMORY раскрыли новые детали о памяти Z-Angle Memory (ZAM). По заявленным параметрам один стек ZAM даёт 5,3 ТБ/с и нацеливается на полосу пропускания примерно вдвое выше, чем у HBM4.
Речь про технологию для ускорителей ИИ и крупных GPU, где сейчас доминирует HBM. ZAM позиционируют как вариант с высокой плотностью, широкой шиной и более мягкими тепловыми ограничениями.
ZAM на VLSI Symposium 2026: что показали по конструкции
Новые подробности ZAM прозвучали в привязке к VLSI Symposium 2026, где Intel и SAIMEMORY обещают показать больше материалов по стандарту. Сейчас ZAM демонстрируют как стек с вертикальной архитектурой и упором на масштабирование по слоям.
Демо-конфигурация описана как 9-слойный стек. Внутри — восемь DRAM-стеков, а между ними — кремниевый слой толщиной 3 мкм. На основной подложке стоит единый логический контроллер, который работает со всеми DRAM-слоями в пакете.
Цифры: ёмкость, TSV и плотность пропускной способности
В ZAM используют три основных TSV-слоя. В каждом — 13,7 тыс. TSV (through-silicon vias) с hybrid bonding. По расчётам разработчиков, один слой даёт 1,125 ГБ, то есть около 10 ГБ на стек и 30 ГБ на весь пакет.
Габариты стека в демо-варианте — 171 мм² (15,4 x 11,1 мм). Заявленная плотность пропускной способности — 0,25 Тбит/с на мм², а итоговая полоса — 5,3 ТБ/с на стек.
Почему Intel вообще идёт в альтернативу HBM
Сейчас HBM — стандартный выбор для ускорителей ИИ и топовых GPU. Но по мере роста HBM-стеков растут и инженерные компромиссы: больше тепла и выше энергопотребление, а сама конструкция усложняется.
ZAM в этом месте бьёт в три точки: плотность, ширина канала и энергозатраты на передачу данных. Разработчики отдельно подчёркивают тепловую сторону. Вертикальная архитектура ZAM рассчитана так, чтобы проще отводить тепло и не «прокачивать» его через слой проводки, как это становится проблемой при масштабировании HBM.
Сроки и «план максимум» по упаковке 3.5D
По текущим ориентирам ZAM целится в окно 2028-2030 до выхода на уровень массового производства. Для сравнения, в описании проекта упоминают, что ZAM по пропускной способности замахивается не только на HBM4, но и на HBM4E, которую ожидают позже, уже в следующем году.
Финальная цель ZAM — плотная 3D-память в концепции 3.5D packaging, где на одной подложке объединяют вертикальные и горизонтальные слои. В списке блоков упоминают стек памяти с высокой полосой, силовые шины Power/Ground, Silicon Photonics и legacy I/O. Среди технологий масштабирования называют магнитно-связанное беспроводное I/O и продвинутые методы бондинга.
Сейчас проект остаётся на стадии демонстрации архитектуры и параметров, а временной ориентир — 2028-2030. Больше технических деталей Intel и SAIMEMORY обещают раскрыть на VLSI Symposium 2026.
Полезные ссылки: SAIMEMORY, посты с деталями от OGAWA Tadashi и Alex.
