Содержание
Intel Foundry выложила рекламный документ про свои передовые технологии для ИИ и HPC — и заодно показала «тестовый образец чипа для ИИ». Смысл демонстрации простой: Intel хочет доказать клиентам, что уже сейчас умеет собирать очень крупные многочиплетные ускорители с быстрой памятью и сложным питанием в одном корпусе.
Главное в этом показе — не «новый ускоритель, который завтра выйдет в продажу», а витрина возможностей корпусирования. Intel прямо подчёркивает: это не готовый работающий ИИ-ускоритель, а образец, который показывает, как физически можно собирать будущие процессоры для генеративного ИИ и высокопроизводительных вычислений.
Что именно показала Intel
В центре истории — система в корпусе (SiP, System-in-Package) размером в восемь фотошаблонов стандартных микросхем. Внутри — четыре логических (вычислительных) блока, 12 стеков памяти HBM4-класса и два блока ввода-вывода.
Это важно в сравнении с другой, более «космической» концепцией Intel, которую компания показывала месяц назад: там фигурировали 16 логических блоков и 24 стека HBM5. Новая демонстрация выглядит приземлённее: Intel позиционирует её как вариант, пригодный для производства уже сегодня (в отличие от концепта на 16/24).
По компоновке всё выглядит как типичный «ИИ-кирпич» нового поколения: крупные вычислительные кристаллы, вокруг — стеки HBM, плюс отдельные кристаллы I/O. Но Intel делает акцент на том, что это не просто «взяли и положили рядом», а целая методика сборки с упором на межсоединения и питание.
Техподробности: 18A, EMIB-T и UCIe
Intel описывает основу платформы как четыре больших логических блока, которые предположительно выполнены на техпроцессе Intel 18A. В контексте Intel 18A обычно подразумеваются транзисторы RibbonFET (gate-all-around) и система питания с обратной стороны кристалла PowerVia — именно эти технологии компания продвигает как ключевые для будущих производительных чипов.
Связность между элементами обеспечивают мосты EMIB-T 2.5D, встроенные в подложку корпуса. Особенность EMIB-T — добавление сквозных кремниевых переходных отверстий внутри мостов, чтобы питание и сигналы могли идти не только «по плоскости», но и вертикально. Заявленная цель — повысить плотность межсоединений и улучшить подачу питания там, где это критично.
Платформа рассчитана на межкристальные интерфейсы UCIe со скоростями 32 ГТ/с и выше. В документе также упоминается подключение стеков C-HBM4E через эти интерфейсы (по формулировке источника — «по-видимому»), то есть ставка делается на стандартизированные межчиповые «шины» вместо полностью закрытых проприетарных схем.
Вертикальная сборка и ставка на Foveros
Отдельный акцент — переход к вертикальной сборке: Intel говорит о дорожной карте с технологией Intel 18A-PT, рассчитанной на чиплеты, где сверху может располагаться другой логический кристалл или память. Логика понятная: когда производительность упирается в расстояния и энергию на передачу данных, «укладывать этажами» становится всё привлекательнее.
В демонстрационном «ИИ-образце» базовые кристаллы 18A-PT располагаются под вычислительными кристаллами 18A/18A-P и могут выступать как большой кеш или выполнять другую вспомогательную роль. Для вертикального соединения Intel использует семейство упаковочных технологий Foveros — в источнике перечислены Foveros 2.5D, Foveros-R и Foveros Direct 3D.
Ключевая идея Foveros в данном контексте — тонкошаговое медное соединение между активными кристаллами, чтобы обеспечить высокую пропускную способность и энергоэффективность. В паре с EMIB это даёт гибридную «латерально-вертикальную» сборку, которую Intel позиционирует как альтернативу большим кремниевым интерпозерам — с более эффективным использованием пластины и потенциально лучшим выходом годных изделий.
Почему питание — главная боль ИИ-ускорителей
Если отбросить маркетинг, у больших многочиплетных ускорителей есть приземлённая проблема: питание. Генеративный ИИ даёт резкие скачки нагрузки, а значит — требования к стабильности напряжения и тока становятся жёстче. Поэтому Intel отдельно расписывает, что платформа должна объединить целый набор технологий энергосети.
В списке — PowerVia, встроенные конденсаторы Omni MIM, развязка на уровне моста в EMIB-T, конденсаторы eDTC и eMIM-T на базовом кристалле, а также встроенные индукторы CoaxMIL для поддержки полуинтегрированных регуляторов напряжения (IVR). Важная деталь сравнения: Intel подчёркивает, что IVR здесь размещаются под каждым стеком и под корпусом, тогда как в случае CoWoS-L от TSMC IVR являются частью интерпозера (как это описано в исходном материале).
Идея всей этой многоуровневой «начинки» — держать питание стабильным под тяжёлыми ИИ-нагрузками и избегать просадок напряжения, которые могут ограничивать частоты и эффективность.
Контекст: зачем Intel Foundry такая демонстрация
Этот показ читается как прямое сообщение рынку: Intel Foundry хочет клиентов на передовые упаковочные технологии и готова конкурировать не только техпроцессом, но и корпусированием. Сегодня борьба за ИИ-ускорители — это не только «кто сделал самый быстрый кристалл», но и «кто умеет собрать систему из нескольких кристаллов и HBM так, чтобы оно работало быстро, стабильно и массово».
Вторая важная мысль: Intel демонстрирует именно производственную реализуемость подхода. Концепты с десятками чиплетов и HBM-стеками звучат красиво, но реальный мир упирается в выход годных, сложность сборки, питание и тепловые ограничения. Поэтому «четыре логических блока и 12 HBM4» выглядят как более практичная демонстрация возможностей, чем недавний концепт на 16/24.
Для обычных пользователей ПК это не новость уровня «завтра подешевеют видеокарты». Но косвенно такие технологии определяют, какими будут облачные ИИ-сервисы, скорость обучения моделей и стоимость вычислений — а значит, и то, насколько доступными станут ИИ-функции в привычных продуктах.
Дальше интрига в том, где именно эта архитектура всплывёт в реальных продуктах: Intel не подтверждает, что ускоритель следующего поколения под кодовым именем Jaguar Shores (заявленный запуск — 2027 год) будет построен на показанном подходе. Но сам факт демонстрации говорит о намерении Intel сыграть в долгую: продавать рынку не только чипы, но и способы их «собирать в монстра» для ИИ и HPC.
