Содержание
TSMC раскрыла детали техпроцесса A16 (1.6 нм): компания обещает +8-10% производительности или -15-20% энергопотребления по сравнению с N2P (2 нм). Ключевое новшество — подвод питания с обратной стороны кристалла, который TSMC называет Super Power Rail (SPR).
Публичная презентация A16 запланирована на VLSI Symposium 2026, где TSMC покажет доклад с внутренним обозначением «T1.5». Массовое производство A16 намечено на Q4 2026, а реальные продукты на нём ожидаются в 2027-2028.
Что даёт A16 относительно N2P: скорость, потребление и плотность
TSMC описывает A16 как следующий шаг «Angstrom Era» — семейства узлов, куда также входят A14 и анонсированные A13 и A12. Если перевести обещания компании на язык железячников, то цель простая: при той же площади кристалла выжать больше частоты, либо при той же скорости заметно снизить ваттность.
По данным TSMC, относительно N2P техпроцесс A16 даёт такие цифры:
- Производительность: +8-10% при том же напряжении Vdd и той же площади ядра
- Энергопотребление: -15-20% при той же производительности
- Плотность логики: до 1,10x (то есть до +10%)
- Плотность SRAM: +8-10%
TSMC отдельно подчёркивает, что A16 нацелен на HPC — чипы со сложной разводкой сигналов и плотными сетями питания. Это как раз те дизайны, где ограничения по питанию и маршрутизации начинают «съедать» выгоду от уменьшения норм.
Super Power Rail: питание уходит на обратную сторону кристалла
Главная фишка A16 — Backside Power Delivery, то есть подвод питания с тыльной стороны пластины. У TSMC эта технология проходит под названием SPR (Super Power Rail).
Смысл практичный. Когда питание и сигналы делят одну «лицевую» сторону, инженеры упираются в трассировку. Если питание увести назад, на фронт-сайде освобождаются ресурсы под сигнальные линии. Плюс падают потери на доставку энергии: TSMC прямо говорит про снижение IR drop, то есть просадки напряжения на пути к транзисторам.
TSMC также утверждает, что их схема контактов с тыльной стороны сохраняет плотность затворов, габариты размещения и гибкость по ширине устройств — на уровне классической схемы с питанием спереди.
Чем A16 отличается от 2 нм ещё и по транзисторам
A16 продолжит линию nanosheet-транзисторов, которую TSMC впервые вводит на своём N2 (2 нм). Компания говорит об «оптимизированной nanosheet-технологии» для A16, то есть это не смена типа транзистора, а развитие той же базы.
Для ориентира по таймингам: N2 TSMC планирует внедрять в продуктах уже в этом году. В качестве примера в отрасли называют серверные чипы AMD EPYC Venice, которые должны использовать 2-нм техпроцесс.
У конкурентов похожий вектор уже виден. Intel ранее внедрила backside power delivery на своём техпроцессе 18A, который компания использует для мобильных CPU Panther Lake.
Дорожная карта Angstrom Era: A14, A13 и A12
A16 — не одиночный узел, а часть более длинной лестницы. TSMC уже обозначила следующие ступени, и там тоже видна ставка на «архитектуру питания» как на ключевой рычаг, а не только на геометрию.
- TSMC A14 (1.4 нм): узел следующего поколения в семействе Angstrom Era (сроки производства в этих данных не уточнялись, но A13 должен выйти на год позже)
- TSMC A13 (1.3 нм): shrink от A14, обещают 6% экономии площади относительно A14 и полную обратную совместимость с A14; производство планируют на 2029
- TSMC A12 (1.2 нм): дальнейшее улучшение A14, заявлена поддержка Super Power Rail; производство тоже планируют на 2029
Параллельно TSMC расширяет фабрики и мощности, потому что спрос со стороны AI и HPC продолжает давить на выпуск передовых норм.
Профиль A16 и базовые детали техпроцесса TSMC уже вынесла на отдельную страницу: TSMC A16 на сайте компании. А публично A16 прозвучит на VLSI Symposium 2026 — мероприятие проходит на площадке VLSI Symposium, а массовое производство TSMC планирует на Q4 2026.
