Содержание
NEO Semiconductor показала proof-of-concept для 3D X-DRAM — памяти с 3D NAND-подобной архитектурой. Компания заявляет о 10-кратном росте плотности относительно обычной DRAM и о параметрах, которые на бумаге выглядят как заявка на альтернативу HBM в серверных AI-системах.
Проект NEO анонсировала ещё в 2023 году. Тогда же компания раскрыла, что делает ставку на вертикальную компоновку, как у 3D NAND. Только вместо флеша это DRAM-ячейки, наращиваемые слоями.
Чем 3D X-DRAM отличается от HBM и классической DRAM
Ключевая идея 3D X-DRAM — уйти от подхода HBM, где производители собирают память из нескольких кристаллов в стек. NEO описывает свою схему как «монолитную» внутри одного die: компания добавляет слои DRAM в процессе, похожем на 3D NAND, а не укладывает готовые кристаллы друг на друга.
NEO прямо упирает в экономику и производимость. HBM сегодня остаётся базовым выбором для AI и HPC, но она дорогая, сложная в выпуске и требует много проверок перед интеграцией в серверные чипы. DRAM проще в производстве. И NEO хочет получить плотность и пропускную способность уровня «HBM-класса», но на более привычной фабрикам технологической базе.
Отдельный пункт — интеграция в существующие линии. NEO утверждает, что 3D X-DRAM можно делать на модифицированном процессе 3D NAND с минимальными изменениями. Это важно, потому что не требует полностью новой инфраструктуры.
Какие ячейки NEO предлагает и под что они заточены
Компания описывает несколько вариантов DRAM-ячейки для 3D X-DRAM. Разница — в схеме хранения и в том, под какие задачи ячейку оптимизировали.
- 1T1C: одна транзисторная и одна конденсаторная структура. NEO называет её базовой для высокоплотной DRAM и подчёркивает совместимость с дорожными картами mainstream DRAM и HBM.
- 3T0C: три транзистора и ноль конденсаторов. Этот вариант оптимизировали под current-sensing операции, поэтому NEO позиционирует его как более подходящий для AI и in-memory computing.
- 1T0C: один транзистор без конденсатора (floating-body). Компания указывает сценарии от high-density DRAM до гибридной памяти и логических архитектур.
По заявлению NEO, варианты 1T1C и 3T0C могут масштабироваться до 512 Гбит и дают до 10x плотности по сравнению с традиционной DRAM.
Что показали POC-чипы: задержки, удержание и ресурс
Сейчас NEO дошла до демонстрации 3D X-DRAM Proof-of-Concept и параллельно привлекла инвестиции на дальнейшую разработку. По словам компании, тестовые чипы подтвердили, что технологию можно выпускать на существующей 3D NAND-инфраструктуре, наращивая DRAM слоями.
- Задержка чтения/записи: < 10 нс
- Удержание данных: > 1 секунды при 85°C (компания называет это в 15 раз лучше 64 мс стандарта JEDEC)
- Bit-line disturbance: > 1 секунды при 85°C
- Word-line disturbance: > 1 секунды при 85°C
- Endurance: > 10^14 циклов
Отдельно NEO говорит о снижении энергопотребления на refresh. Компания связывает это с использованием IGZO-канала: в симуляциях для 1T1C и 3T0C фигурирует удержание до 450 секунд. Там же заявлены 10 нс на чтение и запись, а подтверждение идёт через TCAD-моделирование (Technology Computer-Aided Design).
Ещё один технический акцент — архитектуры массивов под hybrid bonding. NEO заявляет, что так можно поднять пропускную способность и снизить энергопотребление, что критично для AI-ускорителей и серверов.
Компания опубликовала материалы о проекте и демонстрации: 3D X-DRAM и отдельный релиз про 3D X-DRAM Proof-of-Concept.
Параллельно в отрасли идут похожие идеи. В тексте NEO упоминается, что Intel готовит собственную DRAM-архитектуру ZAM (Z-Angle Memory) для тех же задач. Ни ZAM, ни 3D X-DRAM пока не вышли в массовое производство.
NEO отдельно фиксирует ожидание по горизонту внедрения: компания считает, что при текущем прогрессе и инвестициях такие архитектуры могут попасть в серверный сегмент в течение этого десятилетия.
