Содержание
Zero-Angle Memory (ZAM) — новый дизайн памяти, который Intel поддерживает как альтернативу HBM. По свежим техническим схемам из доклада для VLSI-конференции, один модуль ZAM складывает память в девять вертикальных слоёв и даёт около 9 ГБ DRAM на модуль, а по оценкам пропускной способности уже подбирается к уровню HBM4.
Угол здесь простой: что точно известно по схемам, а что пока остаётся заявлениями. И это тот случай, когда деталей много, но железа на руках у независимых лабораторий пока нет.
Как устроен модуль ZAM: 8 слоёв DRAM + слой управления
Судя по диаграммам из готовящейся публикации для VLSI, внутри каждого компактного модуля ZAM стоят восемь слоёв DRAM, а сверху размещён один управляющий слой. В сумме получается 9 функциональных слоёв, собранных вертикально, а не разложенных по плоскости.
Ёмкость тоже расписали по слоям. Каждый из восьми DRAM-слоёв содержит ровно 1,125 ГБ памяти. Простая арифметика даёт примерно 9 ГБ DRAM на модуль до вычета накладных расходов.
Связь между слоями делают через три Through-Silicon Vias (TSV), которые проходят через весь стек сверху вниз. Intel для этого разработала метод fusion bonding — он должен дать точное и надёжное совмещение соединений.
Есть и ещё один параметр, который звучит как инженерная боль. Слои разделяет кремниевая подложка толщиной всего 3 микрона. А сами TSV подключаются к двум или трём металлическим кольцам на каждом слое для стабильного питания и сигналов.
Пропускная способность: оценки уже рядом с HBM4, но цифры не подтверждены
Официальные скорости Saimemory пока не публиковала. Но ранние заявления компании говорили о ускорении в 2-3 раза относительно текущего стандарта HBM3. Для ориентира: HBM3 в стандартной конфигурации даёт 819 ГБ/с (или 6,4 Гбит/с).
Если брать верхнюю границу этих заявлений, трёхкратный рост от 819 ГБ/с даёт порядка 2,5 ТБ/с суммарной пропускной способности. Именно такую оценку сейчас и обсуждают применительно к AI-процессорам.
Отдельно подчёркивают, что по оценкам ZAM уже близка к территории Nvidia HBM4, которая, как сообщается, используется в максимальных конфигурациях пропускной способности на AI-платформе Vera Rubin.
Где тонко: прототипов нет, а производство девятислойного стека ещё не доказали
Главная оговорка звучит жёстко: рабочий прототип ZAM пока не показывали независимым обозревателям или сторонним тестовым лабораториям. Мы видим схемы и расчёты, но не результаты измерений на реальном железе.
И это логично упирается в производство. Сборка восьми склеенных слоёв DRAM без дефектов — задача, которая пока не доказана в массовом промышленном масштабе для этого консорциума.
На фоне этого у HBM4 есть понятный плюс: у стандарта уже выстроена производственная дорожная карта и цепочки поставок с участием нескольких крупных игроков. Даже если спецификации на бумаге выглядят сильнее, без экосистемы стандарт часто не взлетает.
Ближайшая контрольная точка по ZAM — июньская презентация на VLSI, где должны раскрыть больше деталей о технологии и её готовности к реальному производству.
Из полезных внешних материалов по теме: разбор HPCwire про ZAM и новые схемы.
