Содержание
Бельгийский исследовательский центр imec показал прототип памяти на базе 3D CCD-архитектуры. Идея простая по звучанию и сложная по реализации: скрестить скорость и перезапись DRAM с плотностью NAND, чтобы упереться в «стену памяти» в ИИ не так больно.
В imec говорят, что это первая 3D-реализация CCD-памяти и что она нацелена на узкое место современных ускорителей. Когда GPU и акселераторы ждут данные дольше, чем считают, производительность упирается не в вычисления, а в подачу данных и энергопотребление памяти.
Почему imec вернулась к CCD и причём тут старые камеры
CCD (charge-coupled device) мы помним по цифровым камерам, видеокамерам и научным сенсорам. Там заряд «переезжает» между затворами. CMOS-сенсоры со временем вытеснили CCD, но сам принцип переносимого заряда оказался полезным и для памяти.
В прототипе imec тот же подход используют для эффективного перемещения данных внутри массива. Это важный акцент: проблема «memory wall» сегодня часто про пропускную способность и ватт на гигабайт в секунду, а не про «ещё больше терафлопс».
Как устроен гибрид NAND и DRAM в 3D
Классическая DRAM живёт в 2D-плоскости и плохо масштабируется: мешают утечки, высокая стоимость производства и замедление роста плотности. В imec пошли в сторону, знакомую по 3D NAND: ячейки складывают вертикально, слоями.
- От DRAM: скорость и возможность многократной перезаписи.
- От NAND: высокая плотность и энергоэффективность хранения.
- От 3D-стэка: масштабирование по слоям, как в 3D NAND.
Ещё один важный ход: вместо кремния исследователи использовали IGZO (Indium Gallium Zinc Oxide). В imec перечисляют практичные причины: ниже утечки, дольше хранится заряд, проще низкотемпературная обработка и лучше совместимость с плотным 3D-стэкингом.
Что уже получилось в прототипе и что пока под вопросом
Imec заявляет, что уже продемонстрировала успешный перенос заряда со скоростью более 4 МГц. Но это всё ещё ранняя стадия: прототип использует небольшое число вертикальных слоёв.
Масштабирование в теории выглядит логично: коммерческие 3D NAND-чипы уже перевалили за 200 слоёв. Но imec прямо говорит о нерешённых задачах, которые отделяют прототип от «железа в стойках»:
- Тепловое поведение: как массив ведёт себя при нагрузке и плотной упаковке.
- Масштабирование по слоям: рост layer count без потери характеристик.
- Интеграция в реальные системы: от контроллеров до интерфейсов и софта.
Отдельно звучит тема ресурса. В imec считают, что CCD-архитектура может снизить механизмы износа и дать выносливость, которая потенциально превысит NAND. Это интересно для тяжёлых сценариев: ИИ-тренировка в кластерах и инференс на серверах.
Program Director for Storage Memory Maarten Rosmeulen сформулировал позицию imec так: «Unlike byte-addressable DRAM, our 3D CCD device is designed to provide block-level data access, which is better suited to modern AI workloads». По-русски смысл такой: устройство ориентируют на блочный доступ, а не на байтовую адресацию как у DRAM, потому что так удобнее для современных ИИ-нагрузок.
Дальше imec видит этот подход как устройство класса CXL Type-3, то есть память, которая подключается по CXL к CPU, GPU и ускорителям. Для дата-центров это важная деталь, потому что модели растут, и одной локальной памяти на GPU часто не хватает.
Пресс-релиз imec про демонстрацию первой 3D-реализации CCD-памяти опубликован на сайте компании: imec demonstrates first 3D implementation of CCD for AI memory.
И да, imec прямо описывает это как задел на новый класс архитектур памяти, а не «ещё одну эволюцию» DRAM или NAND.
