Содержание
IBM представила sub-1 nm chip NanoStack — прототип чипа с почти 100 млрд транзисторов на площади размером с ноготь. Компания называет технологию первой в мире в классе меньше 1 нм, хотя до массового выпуска ей еще надо пройти самую сложную часть пути.
Речь идет о новой архитектуре NanoStack, которая уводит масштабирование в эпоху 0,7 нм, или 7 ангстрем. IBM описала разработку 25 июня в своем пресс-релизе. Для ориентира: самые передовые коммерческие чипы сегодня держатся около 2-нм класса.
Нанометр в названии техпроцесса давно не равен простой линейке по транзистору. Но разница в плотности все равно важна. IBM утверждает, что NanoStack размещает почти вдвое больше транзисторов, чем ее 2-нм технология 2021 года.
NanoStack переносит транзисторы вверх, а не вбок
NanoStack меняет привычную плоскую компоновку: IBM складывает транзисторные слои вертикально, вместо того чтобы сильнее ужимать их по поверхности кремния. Такой подход напоминает застройку города вверх, когда места на земле уже не хватает, а вычислительной плотности нужно больше.
В основе лежит трехмерная nanosheet-архитектура. IBM разделяет n-тип и p-тип транзисторов по разным слоям. Инженеры могут подбирать материалы для каждого слоя отдельно, а не мириться с общим компромиссом для всей структуры.
Профессор Алан Вудворд из Университета Суррея сравнил NanoStack со «100-этажным небоскребом». По этой метафоре ближайшие конкуренты IBM, включая Intel и Samsung, находятся примерно на уровне 30-50 этажей. Сравнение красивое, но важнее цифры из лаборатории.
| Параметр | IBM 2 нм, 2021 год | IBM NanoStack |
|---|---|---|
| Класс технологии | 2 нм | 0,7 нм, или 7 ангстрем |
| Плотность транзисторов | Базовый уровень IBM | Почти вдвое выше |
| Производительность | Базовый уровень IBM | До +50% в лабораторных тестах |
| Энергоэффективность | Базовый уровень IBM | До +70% в лабораторных тестах |
| Масштабирование SRAM | Базовый уровень IBM | Около +40% |
Лабораторные цифры IBM и пределы кремния
IBM заявляет о 50% приросте производительности и 70% лучшей энергоэффективности по сравнению со своими 2-нм чипами. Для серверов и ИИ-ускорителей это не косметика: память, питание и тепло давно стали такими же важными, как число транзисторов.
Компания отдельно говорит о 40% приросте масштабирования SRAM. Это встроенная память на кристалле, которая кормит вычислительные блоки данными. Чем плотнее SRAM, тем меньше чип упирается в задержки между логикой и памятью.
Контекст тут простой. Закон Мура десятилетиями держался на уменьшении транзисторов. Но современные элементы уже подходят к масштабу нескольких атомов, и старый метод «сжать еще сильнее» начинает биться о физику.
Поэтому вертикальная упаковка выглядит логичным обходным маневром. Мы уже видели похожую идею в памяти, где 3D NAND победила плоские чипы. С логикой все тяжелее: транзисторы сильнее греются, быстрее переключаются и хуже терпят ошибки сборки.
Тепло и точность решат судьбу sub-1 nm чипов
Главный риск NanoStack — не презентация, а производство на пластинах с приемлемым выходом годных кристаллов. Вертикальные слои нужно совмещать с предельной точностью, иначе дефект в одном уровне испортит весь стек.
Тепло тоже не исчезает. Когда транзисторы стоят плотными этажами, горячие зоны труднее отводить к крышке чипа и системе охлаждения. Для дата-центра это превращается в деньги: питание, кондиционирование и плотность стоек считают не хуже бенчмарков.
Есть и физическая тонкость. Если промежутки между слоями становятся слишком малы, транзисторы хуже выключаются. Утечки тока съедают энергоэффективность и ломают смысл сверхплотной компоновки.
IBM уже привлекла к работе партнеров из производственной цепочки: ASML, Lam Research и Tokyo Electron. Это правильный набор имен для ангстремного уровня. ASML отвечает за литографию, Lam и Tokyo Electron — за процессы обработки пластин, осаждение и травление.
История с 2-нм анонсом IBM в 2021 году напоминает о паузе между лабораторным образцом и заводом. Прототип может доказать принцип, но массовый чип должен выходить тысячами пластин, с нормальным процентом годных кристаллов и понятной себестоимостью.
IBM оценивает старт производства NanoStack не раньше чем через пять лет. Джей Гамбетта, директор IBM Research и IBM Fellow, сформулировал цель так: «С NanoStack мы не просто уменьшаем транзисторы, мы заново придумываем, как строить чипы для большей мощности и энергоэффективности».
