Содержание
IBM 0,7 нм теперь не только красивая надпись для слайдов: компания изготовила первый тестовый чип на технологии 7 ангстрем, или 0,7-нм класса. По сравнению с исследовательским 2-нм узлом IBM обещает до 50% прироста производительности и до 70% лучшую энергоэффективность.
Новость громкая, но читать её надо без фанатизма. В современных техпроцессах «нанометры» давно не равны физическому размеру транзистора. Это скорее имя поколения, как Core i7 или Ryzen 9. Но сама архитектура IBM всё равно заслуживает внимания.
Nanostack складывает n- и p-транзисторы вертикально
Главное отличие nanostack от обычных логических узлов — IBM разводит n- и p-транзисторы по двум активным слоям, а не ставит их рядом на одном кристалле. Для этого компания использует две пластины и соединяет их через сверхтонкое диэлектрическое бондинг-соединение.
В классической CMOS-логике пара NFET и PFET занимает место по горизонтали. Даже в nanosheet GAA, который IBM показала в 2021 году для 2-нм класса, транзисторы живут в одном активном слое. С каждым поколением этот слой всё сложнее ужимать без побочных эффектов.
IBM пошла другим путём. Компания строит n- и p-транзисторы отдельно на разных пластинах, а затем совмещает их вертикально. За счёт этого пара транзисторов занимает меньше площади в стандартной ячейке. По смыслу подход близок к CFET, но метод сборки отличается от монолитных CFET, которые предлагают другие участники индустрии.
Плюс у такого подхода простой: каждый тип транзистора можно настраивать отдельно. Инженеры могут менять материалы канала, условия процесса, механику напряжений и геометрию. В одном слое такие эксперименты ограничены общим набором материалов и этапов производства.
Цифры IBM против её же 2-нм узла
IBM сравнивает 7A-класс с собственным 2-нм исследовательским процессом на nanosheet GAA. Компания говорит не только о скорости и ваттах, но и о плотности SRAM, а это больное место для всей индустрии: память масштабируется хуже логики.
| Параметр | IBM 2 нм | IBM 0,7 нм / 7A |
|---|---|---|
| Тип транзистора | Nanosheet GAA | Nanostack |
| Размещение NFET и PFET | Рядом в одном активном слое | Вертикально, на двух связанных пластинах |
| Производительность | База сравнения | До 50% выше |
| Энергоэффективность | База сравнения | До 70% выше |
| Плотность SRAM | База сравнения | До 40% выше |
| Литография | EUV-класс | Low-NA EUV в исследовательской линии IBM |
Для логики IBM заявляет ещё более крупный выигрыш по плотности. Компания объясняет это не обычным уменьшением рисунка, а переходом от плоской компоновки к трёхмерной. И здесь начинается самая интересная часть: плотность растёт не потому, что линии стали магически тоньше, а потому что транзисторы переехали друг над другом.
IBM описала технологию в официальном анонсе и отдельной записи IBM Research о sub-1nm node chips. Там же компания называет тестовый чип первым в отрасли примером производства ниже 1 нм.
Две пластины дают плотность, но бьют по сложности
У схемы с двумя активными пластинами есть очевидная цена. Две сложные логические пластины нужно совместить с экстремальной точностью, а любой дефект в зоне соединения может убить весь стек.
- Совмещение: верхний и нижний слои должны совпасть с минимальным смещением.
- Выход годных: дефекты на интерфейсе бондинга сразу бьют по готовому кристаллу.
- Питание и трассировка: двум активным слоям нужны более сложные соединения.
- Охлаждение: один слой оказывается дальше от теплораспределителя.
- Стоимость: нужны две FEOL-пластины, бондинг, утонение и больше этапов контроля.
Из-за этого 0,7-нм подход IBM вряд ли быстро переедет в массовые настольные CPU. Логичнее ждать его в дорогих дата-центровых ускорителях и AI-чипах, где цена кристалла уже огромная. Там выигрыш по плотности и ваттам может перекрыть сложность производства.
Размер тестового чипа IBM описывает как «с ноготь». Для лабораторного прорыва этого хватает. Для серийного узла нужен другой масштаб: большие кристаллы, стабильный выход годных и понятная экономика.
Без High-NA EUV, но с вопросами к серийному запуску
IBM изготовила тестовый чип без High-NA EUV. В исследовательском центре компании в Олбани работают Low-NA EUV-системы, и это даже упрощает ранние эксперименты: оборудование зрелее, а поле экспонирования больше.
С High-NA EUV история сложнее. У таких сканеров поле экспонирования меньше, поэтому крупным кристаллам может понадобиться сшивка полей. Для двухпластинной архитектуры это добавляет ещё один слой рисков по совмещению и выходу годных.
IBM прямо не раскрывает цену, yield и готовность процесса к массовому производству. Это не готовый техпроцесс TSMC или Samsung, который завтра можно заказать под новый Ryzen или GPU. У IBM речь идёт о наборе исследовательских IP, патентов и производственных приёмов. Например, Rapidus лицензировала 2-нм технологию IBM, но ей ещё предстоит доказать конкурентный выпуск на больших объёмах.
IBM считает, что nanostack может подойти для поколений ниже 1 нм и попасть в массовое производство в течение пяти лет. Официальный анонс технологии компания выпустила 25 июня 2026 года.
