Содержание
AMD объявила, что её серверный процессор следующего поколения EPYC “Venice” вошёл в фазу наращивания производства на 2-нм техпроцессе TSMC. Компания уточняет: выпуск уже разворачивают на мощностях в Тайване, а дальше AMD планирует масштабировать производство и на фабрике TSMC в Аризоне.
По словам AMD, это шаг по дорожной карте датацентровых CPU. Цель — лидерство по производительности и энергоэффективности для облаков, корпоративных задач и AI-инфраструктуры.
Venice — первый HPC-продукт на 2 нм, который дошёл до производства
Ключевой тезис пресс-релиза звучит жёстко: Venice — первый в индустрии высокопроизводительный вычислительный продукт (HPC), который вошёл в производство на 2-нм техпроцессе TSMC. Это не «показали на сцене» и не «запустили тестовые пластины», а именно ramp production, то есть рост объёмов выпуска.
Глава AMD Лиза Су напрямую привязала этот этап к AI-нагрузкам. В цитате она делает акцент на том, что заказчикам нужны платформы, которые быстрее переходят от инноваций к продакшену, потому что масштабируются не только обучение и инференс, но и «agentic workloads».
«Ramping “Venice” on TSMC 2 nm process technology marks an important step forward in accelerating the next generation of AI infrastructure», — заявила CEO AMD доктор Лиза Су.
Почему AMD снова говорит о CPU в контексте AI
AMD отдельно подчёркивает роль CPU в современных AI-ЦОДах. Компания перечисляет, за что отвечают процессоры, когда вокруг стоят ускорители: координация перемещения данных, сеть, хранилища, безопасность и оркестрация систем на уровне датацентра.
На практике это объясняет, почему AMD вкладывается в передовые нормы именно в серверной линейке. Когда стойки упираются в энергобюджет, каждый процент эффективности CPU превращается в деньги и плотность размещения.
География производства: Тайвань сейчас, Аризона — дальше
В анонсе есть ещё один понятный сигнал рынку: AMD хочет более диверсифицированную цепочку поставок. Сейчас Venice наращивают в Тайване, но компания уже закладывает планы на ramp производства на фабрике TSMC Arizona.
TSMC подтверждает прогресс со своей стороны. CEO TSMC доктор С.С. Вэй заявил, что тесное сотрудничество с AMD связывает передовую технологию производства и дизайн-инновации, которые нужны для следующей эры HPC и AI-вычислений.
Дальше по роадмапу: EPYC Verano и память LPDDR
Параллельно AMD обозначила, что 2 нм TSMC пойдут и дальше по серверной линейке. Компания упомянула “Verano” как 6-е поколение EPYC, которое нацелили на лидерство по «performance-per-dollar-per-watt» для облачных и AI-нагрузок.
Из конкретики по Verano AMD выделяет «advanced memory innovations», включая LPDDR. Компания прямо связывает это с растущими ограничениями по питанию и потребностями в пропускной способности.
Ещё один важный штрих — упаковка. AMD напомнила, что использует технологии TSMC для продвинутого корпусирования, включая SoIC-X и CoWoS-L, в своём более широком AI- и датацентровом портфеле.
Дата объявления в пресс-релизе — 21 мая 2026. Первоисточник: AMD.
