AMD раскрыла устройство серверных процессоров Epyc Venice на архитектуре Zen 6: в одном чиплете теперь помещаются 12 ядер и 48 МБ общего кеша L3. У Zen 5 было восемь ядер и 32 МБ. Как отмечает PCWorld, это открывает возможность создать 12-ядерный Ryzen с одним чиплетом, хотя потребительские модели на Zen 6 AMD пока не анонсировала.
Нынешним 12-ядерным Ryzen нужны два чиплета — отдельных блока ядер с собственным кешем. Обмен данными между ними занимает больше времени, чем внутри одного блока. Поэтому игра, которая задействует больше восьми ядер и распределяет связанные задачи между чиплетами, потенциально выиграет от новой компоновки. Если же её основные задачи и сейчас выполняются на одном чиплете, такого преимущества может не быть.
AMD также переработала исполнение инструкций, в том числе предсказание переходов. Это может оказаться полезным для игр, которые в основном нагружают лишь несколько потоков. Но приведённый компанией показатель прироста производительности за такт — около 27% — относится к более плотной версии ядер Zen 6c в серверных и ИИ-задачах, а не к игровым тестам Ryzen.
Серверный вариант Venice-X показывает ещё одну возможность: 144 МБ кеша L3 на 12-ядерный чиплет, из которых 96 МБ добавлены с помощью многослойного 3D V-Cache. Это не характеристика будущего Ryzen X3D — такой процессор AMD не анонсировала. Размер кеша, частоты и устройство потребительской модели станут ясны только после её представления.
Источник: pcworld.com.
