Содержание
AMD EPYC Venice выходит за привычные рамки серверных CPU: компания показала 6-е поколение EPYC 9006 на 2-нм классе техпроцесса. Старшая версия получит 256 ядер, 512 потоков, до 1 ГБ L3-кэша, PCIe 6.0 и 16 каналов DDR5.
Но есть нюанс, который важно держать в голове. AMD показала сразу несколько процессоров, но весь стек доберется до заказчиков не сразу. Самый крупный 256-ядерный чип нацелен на четвертый квартал 2026 года, а полная линейка растянется до 2027-го.
Venice переезжает на TSMC N2 и новый сокет SP7
Главный технический сдвиг в EPYC 9006 Venice — переход на TSMC N2, первый узел TSMC с gate-all-around nanosheet-транзисторами вместо FinFET. AMD называет Venice первым x86-серверным CPU на 2-нм классе техпроцесса и первым HPC-продуктом в массовом производстве на этом узле.
Для дата-центров это не просто красивая цифра в презентации. Переход на новый техпроцесс нужен AMD, чтобы поднимать плотность ядер, частоты и энергоэффективность. В серверном сегменте это напрямую влияет на стойки, питание и охлаждение.
Флагман линейки — EPYC 9996. Он использует новый сокет SP7 и впервые для высокоядерных EPYC пробивает планку 5 ГГц в boost-режиме. Для чипа с 256 ядрами это звучит крепко, хотя реальные частоты под полной нагрузкой AMD пока не раскрыла.
- Ядра и потоки: до 256 ядер и 512 потоков
- Кэш L3: до 1 ГБ в старших конфигурациях
- Память: 16 каналов DDR5-8000 или MRDIMM до 12 800 MT/s
- Пропускная способность: около 1,6 ТБ/с на сокет
- Интерфейсы: поддержка PCIe 6.0
Память тут почти так же важна, как сами ядра. Серверный CPU может иметь сотни потоков, но без широкой подсистемы памяти они быстро упрется в ожидание данных. Поэтому 16 каналов DDR5 и MRDIMM — не бонус для галочки, а часть общей архитектуры.
AMD целится в ИИ-стойки, где CPU снова стал важен
AMD продвигает EPYC Venice как процессор для новой волны ИИ-инфраструктуры, где CPU не просто обслуживает систему, а кормит GPU данными и запускает агентные нагрузки. Компания описывает трехуровневую архитектуру с песочницами для агентов, host-узлами для ИИ и обычными серверами.
Фраза AMD про «most agents per watt, per dollar, per rack» звучит маркетингово. Но сама идея понятна. В больших ИИ-кластерах считают не только TOPS или количество ускорителей. Там считают, сколько задач помещается в стойку и сколько ватт уходит на один полезный сценарий.
Дэн Макнамара, старший вице-президент и глава Compute and Enterprise AI в AMD, сформулировал это так: «6-е поколение AMD EPYC дает вычисления под конкретные нагрузки для всего спектра современных дата-центров: от запуска большего числа агентов и питания GPU в rack-scale ИИ-инфраструктуре до критически важных бизнес-приложений».
На этом поле AMD уже смотрит не только на Intel. Nvidia продвигает Vera CPU как более быстрый и энергоэффективный вариант для ИИ-серверов. А rack-scale-система Vera Rubin NVL72 напрямую конкурирует с тем, что AMD строит вокруг Helios.
EPYC 9006 станет частью AMD Helios — стойки для ИИ-нагрузок целиком. Это важный сдвиг в стратегии. AMD продает не только отдельный серверный процессор, а кирпич для полной платформы с CPU, GPU, памятью и межсоединениями.
9006X получит больше кэша, но выйдет позже
Линейка EPYC 9006 не ограничится 256-ядерным флагманом. AMD готовит 9006X для HPC, технических расчетов и нагрузок, где большой кэш дает больше пользы, чем максимальное число ядер.
Смысл 9006X знаком по прошлым EPYC с увеличенным L3. Компания режет часть ядер, но поднимает объем кэша на ядро. Такие CPU лучше чувствуют себя в задачах с плотным доступом к данным: моделировании, научных расчетах, аналитике и инженерных пакетах.
AMD также показала более массовую ветку EPYC 9006 SP8 и отдельный EPYC 9006 LP. Последний нацелен на AI host node и использует LPDDR-память. Это уже не максимальная мощность любой ценой, а ставка на плотность, питание и размещение в стойке.
График выхода остается ступенчатым: 256-ядерный EPYC 9996 AMD планирует на четвертый квартал 2026 года, 9006X ожидается во второй половине 2027 года, а весь стек EPYC 9006 Venice должен стать доступен заказчикам в течение 2027 года.
